Synthese des Gattermodells

Zusammenfassung

Wir kommen in diesem Kapitel der tatsächlichen Hardware auf dem Chip ziemlich nahe. Dazu wird das in der Hardware-Beschreibungssprache VERILOG entwickelte Grobstrukturmodell in ein Gattermodell umgesetzt oder synthetisiert. Grundlage hierfür ist die konkrete Bibliothek des Halbleiterherstellers bestehend aus Logikgattern, Flipflops, Treibern, Addierern usw. Wir werden ein hierarchisches Modell entwerfen, wobei die höheren Module genau den Modulen des Grobstrukturmodells entsprechen. Die Synthese dieses Modells geschieht teils manuell, teils automatisch. Das Gattermodell ist so umfangreich, daß wir im vorliegenden Einführungsband den normal interessierten Leser zwar beispielhaft in die Entwurfstechnik einführen, die Fülle technischer Details jedoch in den Hintergrundband verlagern (Kapitel H5).